用于記錄這個波形的TEKTRINIX11403示波器自動計算出的10~90%上升時間為818PS標稱階躍幅度的1/21，而DUT上幅度1.3V是信號源驅動電壓的一半。

如圖1.8所示，這個實驗配置的戴維南等效電路，將總系統(tǒng)上升時間都集中表現(xiàn)到信號源上。這里不關心究竟是信號源還是示波器使得觀察到的上升的時間變得更慢。任何一個具有近似開路的時間的信號源與示波器的合理組合，在這個DUT的影響下都會有類似的特性。我們只關心已知的信號源-示波器的合理組合，在這個DUT的影響下都會有類似的特性。我們只關心已知的信號源-示波器組合的總上升時間。當測量無源元件時，我們同樣只關心觀察到的階躍幅度，而DUT上實際的電壓細節(jié)的探頭衰減比例都不重要。

關掉脈沖源而仍然保持50歐反向端接的連接，采用一個歐姆表在DUT的端子上測量，得到信號源的源端阻抗為503歐。這個503歐電阻是1K驅動電阻和1K感應電阻關聯(lián)的結果。

在連接DUT的情況下，觀察到的電壓波形顯示為電容特性，由低開始然后上升。初始驅動波形的存儲副本被重疊在這個圖上以便讀者參考。通過這個探頭，在整個可觀察的時間刻度范圍上，從800PS（信號源和示波器組合的總上升時間）到40NS（在示波器圖中顯示的線跡長度），DUT表現(xiàn)出理想的容性。

從圖1.9中光標沿著上升時間標出的63%的點，我們可以得知RC時間常數時間常數為23.5NS。已知驅動電阻為503歐，我們可以用關系式C=π/R計算出DUT的電容值：

從這個上升時間的頻率之間的關系可以推導出一個粗略的辦法，用電容的數字波形前沿來表示電抗。當考慮到由于一個容性負載導致的數字波形失真時，這種方法非學有用。

XC=T1/XC

對于一個3NS上升沿。例1.1中的電容的電抗值為20.44歐，由此我們預知它將會使來自輸出阻抗為30歐的TTL驅動器的一個3NS上升沿顯著畸變。

在任何時刻，電容上升過的電流與其電壓的上升時間的關系總是依照下列通用公式：

I電容=C DV電容/D1