基于TMS320F2812的最小系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
1.3時(shí)鐘電路
鎖向環(huán)(PLL)模塊主要用來(lái)控制DSP 內(nèi)核的工作頻率，外部提供一個(gè)參考時(shí)鐘輸入，經(jīng)過(guò)PLL倍頻或分頻后提供給DSP 內(nèi)核。本系統(tǒng)采用基于PLL的晶體工作模式，通過(guò)外部無(wú)源晶體為芯片提供時(shí)鐘基準(zhǔn)，本文所選用的外部晶振是30 MHz。具體電路如圖4所示。本文引用地址：http://m.ptau.cn/article/180693.htm
1.4 JTAG接口電路
JTAG接口提供對(duì)DSP內(nèi)部Flash的燒寫(xiě)和仿真調(diào)試，它所具備的這些能力需要軟件的配合，具體實(shí)現(xiàn)功能則由具體的軟件決定。JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn)，這部分的引腳定義不要隨意改變。本設(shè)計(jì)中將其設(shè)計(jì)成一個(gè)標(biāo)準(zhǔn)的14針插座,可以供仿真器調(diào)試目標(biāo)板。具體的連接如圖5所示。
1.5外部接口電路
為了方便擴(kuò)展及二次開(kāi)發(fā)，將TMS320F2812的4個(gè)方向的各個(gè)主要引腳全部引出。采用4個(gè)30針的雙排針腳式接口將120個(gè)重要的引腳引出，可以分配給地址線、數(shù)據(jù)線、AD模塊和時(shí)鐘電源等。在這里，具體的引腳外接就不再詳述了，只介紹幾個(gè)常用的外擴(kuò)模塊電路。當(dāng)然，在對(duì)最小系統(tǒng)的利用時(shí)，可以增加相應(yīng)的模塊來(lái)完成特定的功能,例如可以增加RS-485通信電路，在擴(kuò)展的同時(shí)要注意用DC-DC進(jìn)行物理隔離,尤其在工業(yè)應(yīng)用場(chǎng)合。
1.5.1 外擴(kuò)RAM電路和外擴(kuò)Flash電路
為了增加系統(tǒng)的程序存儲(chǔ)空間，提高系統(tǒng)的工作效率，根據(jù)設(shè)計(jì)要求外擴(kuò)了Flash電路和RAM電路。選用的RAM 型號(hào)為IS61LV25616AL，256 KB×16 bit大小。這里用了A0~A17共18根地址線，最大為256 KB；D0~D15 共16 根數(shù)據(jù)線。片選CS6和讀寫(xiě)WR、RD 信號(hào)都由DSP引出。外擴(kuò)的Flash型號(hào)為SST39VF800，512 KB×16 bit，方便用戶燒寫(xiě)較大程序。本文比SRAM多了1根地址線，所以最大可以達(dá)到512 KB，片選信號(hào)用CS2。具體連接如圖6所示。
評(píng)論