位置數(shù)據(jù)、寄存器數(shù)據(jù)、寄存器地址后均加有CRC校驗(yàn)，保證傳送數(shù)據(jù)的準(zhǔn)確性。對(duì)于總線連接方式，BiSS協(xié)議給出了多編碼器串行連接的讀數(shù)方式和寄存器讀寫(xiě)方式，是上述時(shí)序的組合，詳細(xì)說(shuō)明見(jiàn)參考文獻(xiàn)[1]。

2、通信模塊的軟硬件設(shè)計(jì)

2.1 硬件設(shè)計(jì)

通信模塊基于EP1C12Q240-FPGA設(shè)計(jì)，對(duì)Netzer RE252型號(hào)的絕對(duì)位置式光電編碼器進(jìn)行位置讀數(shù)，采用點(diǎn)對(duì)點(diǎn)連接，RS422差分總線接口使用MAX3460電平轉(zhuǎn)換芯片。為了提高通信模塊在工業(yè)應(yīng)用中的抗干擾性，接口芯片和FPGA核心模塊之間加入高速光耦HCPL0630進(jìn)行隔離。輸出接口有并行接口、串行通信接口、增量式等，與上位機(jī)通信。

2.2 軟件設(shè)計(jì)

程序在Quartus II軟件[6]環(huán)境下，使用Verilog HDL[7]語(yǔ)言編寫(xiě)，采用的是自底向上的編寫(xiě)方式，使用約6000門(mén)資源。底層模塊包括讀數(shù)模塊、讀寫(xiě)寄存器模塊。底層模塊的clk時(shí)鐘由頂層模塊的鎖相環(huán)PLL分頻提供[8]。讀數(shù)模塊或者讀寫(xiě)寄存器模塊在EN置位后，獨(dú)占MA線，發(fā)送與協(xié)議對(duì)應(yīng)的波形，再根據(jù)編碼器返回的SL波形采樣識(shí)別數(shù)據(jù)，通過(guò)data總線保存到頂層模塊的數(shù)據(jù)緩沖區(qū)。

頂層模塊主要包括兩個(gè)狀態(tài)機(jī)。讀數(shù)狀態(tài)機(jī)根據(jù)編碼器的工作時(shí)序要求完成寄存器的初始化，然后不斷的讀取編碼器的數(shù)據(jù)保存到數(shù)據(jù)緩沖區(qū)。輸出狀態(tài)機(jī)根據(jù)指定標(biāo)志位從數(shù)據(jù)緩沖區(qū)讀取數(shù)據(jù)，控制以并行、串口、增量式的輸出時(shí)序邏輯。

3、實(shí)驗(yàn)結(jié)果及對(duì)比

quartus II中的signalTap邏輯分析儀可以嵌入到FPGA，觀察管腳電平和內(nèi)部變量值。圖7所示為編碼器返回14位數(shù)據(jù)的通信波形。從圖中可見(jiàn)，SL的第一個(gè)下降沿即ACK位延遲了約0.65μs，為總線延時(shí)。一個(gè)完整的讀數(shù)操作從-5時(shí)刻開(kāi)始需要約210個(gè)采樣點(diǎn)，即4.2μs的時(shí)間(4.2μs=210*1/50 MHz，采樣頻率50MHz)。

圖8為T(mén)AMAGAWA-TS5667型號(hào)的絕對(duì)式光電位置編碼器返回17位數(shù)據(jù)的通信波形，該編碼器采用起止式異步串行通信協(xié)議，波特率為2.5M。半雙工通信方式下，一個(gè)完整的讀數(shù)操作從0時(shí)刻di請(qǐng)求開(kāi)始，到約868時(shí)刻ro應(yīng)答結(jié)束，需要約30.4μs的時(shí)間(30.4μs=868*1/28.57MHz，采樣頻率28.57MHz)。

BiSS協(xié)議下的數(shù)據(jù)位數(shù)可調(diào)整，如果把BiSS協(xié)議下的數(shù)據(jù)位數(shù)從14位增加到17位，只需增加3個(gè)時(shí)鐘的時(shí)間長(zhǎng)度，在10Mbps下為0.3秒。

由此得到，在同樣傳輸17位光電編碼器位置數(shù)據(jù)的情況下，起止式異步協(xié)議耗時(shí)30.4μs，而B(niǎo)iSS協(xié)議僅耗時(shí)4.5μs，通信速度提高了6.75倍。

4、結(jié)論

基于BiSS協(xié)議的各方面優(yōu)點(diǎn)，目前已有德國(guó)IC-Haus，美國(guó)Danaher，以色列Netzer Precision等130多家公司申請(qǐng)并免費(fèi)使用了BiSS協(xié)議，BiSS協(xié)議得到了越來(lái)越廣泛的應(yīng)用。同時(shí)，BiSS與SSI協(xié)議下的接口兼容，方便SSI使用者和廠商系統(tǒng)升級(jí)。綜上所述，BiSS協(xié)議在降低協(xié)議成本、硬件成本，提高通信速度和準(zhǔn)確率等綜合方面，是未來(lái)編碼器用串行通信協(xié)議中一種非常理想的選擇。