3．3 DSP供電電源電路

　　DSP基本系統(tǒng)由獨立的電源系統(tǒng)供電，而硬件平臺的其他器件共用另一套電源供電系統(tǒng)。為了降低系統(tǒng)功耗，DSP一般采用低電壓供電．并且采用I／O和 CPU內核分開供電方式。VC5509A不同的工作頻率要求不同的核電壓，200 MHz為1．6 V，144 MHz為1．35 V，108 MHz為1．2 V。DSP的I／O電壓為3．3 V。

　　DSP供電電源電路如圖4所示。選用TI公司的兩款LDO電源器件TPS76801和TPS75833分別為DSP提供內核電壓和I／O電壓。

　　TPS76801能給CPU內核提供最大1 A的電流，電壓在1．2～3 V范圍內可調。

　　調整TPS76801的輸入電阻值得到1．6 V，1．35 V，1．2 V的核電壓，DSP相應工作在200 MHz，144 MHz，108 MHz的頻率下。而TPS75833能提供最高3 A的I／O電流，對于低功耗的TMS320VC5509A，這已足夠保證其工作在最大負荷狀態(tài)。

　　4 系統(tǒng)軟件設計

　　該系統(tǒng)軟件設計的主要功能是實時采樣現(xiàn)場的視頻信號，然后對網(wǎng)像數(shù)據(jù)編碼壓縮并通過USB總線或RS232串口將圖像數(shù)據(jù)傳送給主機。系統(tǒng)主程序流程如圖5所示，該系統(tǒng)軟件設計可分為系統(tǒng)初始化、圖像采集、壓縮編碼和數(shù)據(jù)傳輸4個主要模塊。

　　系統(tǒng)上電后，DSP首先初始化，初始化主要包括：通過I2C總線初始化SAA7111，設置其工作模式；空間分配，EMIF的配置以保證外部存儲器的正常訪問；配置USB模塊；設定DMA通道以及設定外部中斷。然后DSP等待FPGA的中斷。當DSP接收到FPGA的中斷后，DSP設定標志寄存器，啟動 DMA讀取數(shù)據(jù)，并進行編碼。當編碼結束后，DSP把數(shù)據(jù)交付USB模塊，通過USB總線傳送至上位機，同時DSP向FPGA發(fā)送空閑信號，通知FPGA 繼續(xù)發(fā)送下一幀。