3.1 成形濾波器的設(shè)計(jì)

　　為了讓信號(hào)在帶限的信道中傳輸，提高頻譜利用率，通常在發(fā)送端把信號(hào)經(jīng)過(guò)成形濾波器進(jìn)行帶限，由此就會(huì)引入碼間干擾。為有效地減少碼間干擾，按照最佳接收理論，收發(fā)基帶濾波器應(yīng)共軛匹配，設(shè)計(jì)時(shí)收發(fā)基帶濾波器采用均方根升余弦滾降濾波器即能滿(mǎn)足要求。

　　在實(shí)際電路設(shè)計(jì)中采用具有線(xiàn)性相位的FIR濾波器來(lái)實(shí)現(xiàn)均方根升余弦滾降特性的成形濾波器。一個(gè)N階FIR濾波器的差分方程表達(dá)式為：

　　線(xiàn)性相位的FIR濾波器的系數(shù)是偶對(duì)稱(chēng)或奇對(duì)稱(chēng)的，利用系數(shù)的對(duì)稱(chēng)性可減少乘法器的數(shù)量，本系統(tǒng)采用N為偶數(shù)且系數(shù)偶對(duì)稱(chēng)的線(xiàn)性相位的FIR濾波器。濾波器系數(shù)是一個(gè)固定的值，根據(jù)均方根升余弦的沖擊響應(yīng)特性，利用Matlab軟件可直接生成FIR數(shù)字濾波器系數(shù)hk（k=0，1，…，N-1）。所以濾波器的乘法都是固定系數(shù)的乘法。

　　本設(shè)計(jì)采用分布式算法（DA）原理，利用FPGA查找表代替乘法器來(lái)實(shí)現(xiàn)FIR濾波器，其基本思想如下：

　　假設(shè)輸入信號(hào)數(shù)據(jù)位為B位，則濾波器在n時(shí)刻的第k個(gè)輸入為：

　　從式（5）可以看出，F(xiàn)IR濾波器中乘加單元的運(yùn)算是算法核心。如果建立一個(gè)查找表（Look Up Table，LUT），表中數(shù)據(jù)由所有固定系數(shù)（h0，h1，…，hN-1）的所有加的組合構(gòu)成（和用sumb表示，6∈[0，B-1]），那么，用N位輸入數(shù)據(jù)構(gòu)成的N位地址去尋址LUT，如果N位都為1，則LUT的輸出是N位系數(shù)的和，如果N位中有0，則其對(duì)應(yīng)的系數(shù)將從和中去掉。這樣乘加運(yùn)算就變成了查表操作。整數(shù)乘以2b可以通過(guò)左移6位實(shí)現(xiàn)。