圖3 FPGA內(nèi)部工作流程

　　系統(tǒng)平時(shí)處于待機(jī)狀態(tài)，當(dāng)命令幀到來時(shí)會(huì)引起中斷，中斷子程即通過altera_avalon_1553B_getframe()解讀命令幀的內(nèi)容，確定是讀取還是寫入，讀取或?qū)懭霐?shù)據(jù)的長(zhǎng)度，數(shù)據(jù)的特征作為下次讀取的標(biāo)志，確實(shí)無誤后，開始讀取或?qū)懭搿?/p>

　　存儲(chǔ)器的管理與其他應(yīng)用中不同的有兩點(diǎn):在每次寫入后，必須將寫入的數(shù)據(jù)作一個(gè)標(biāo)志，以方便以后讀取;另外，還要計(jì)算剩余存儲(chǔ)的容量，在下一次需要寫入數(shù)據(jù)時(shí)判斷是否可以容納下本次存儲(chǔ)。1553B的主結(jié)點(diǎn)在使用完畢數(shù)據(jù)后也需要提供信號(hào)來清空存儲(chǔ)以釋放資源。