基于FPGA的嵌入式串行千兆以太網設計
加入技術交流群
本系統(tǒng)基于Xilinx公司嵌入式系統(tǒng)開發(fā)工具EDK12．3完成軟硬件協同設計。EDK12．3由XPS(Xilinx Platform Studio)、SDK(Software Development Kit)等組成。設計時需在XPS環(huán)境下添加所需的IP核，生成硬件系統(tǒng)框架，并添加相應的引腳約束和時序約束，然后調用Plat gen生成嵌入式系統(tǒng)硬件部分的網表(．NGC)文件和比特(．bit)文件，并通過軟件描述文件(．MSS文件)來設置系統(tǒng)軟件配置；接著將硬件設計導入到SDK中，并在SDK中生成各個外設的驅動層和庫，設置相應軟件的操作系統(tǒng)、庫、外設驅動的屬性，添加應用軟件項目并編寫應用軟件；最后，調用處理器對應的編譯器編譯軟件并和硬件可執(zhí)行文件合成后，生成最終的二進制比特文件，下載到目標板進行系統(tǒng)調試。
2 PowerPC的硬件設計
設計中采用的FPGA內嵌硬核處理器PowerPC440屬于32位精簡指令集嵌入式處理器，它采用擴展型Book-E結構，其內部包括一個高性能、可雙指令處理并有七級流水線的微內核。同時，具有靈活的存儲器管理單元(MMU)、3個相互獨立的128位PLB總線接口、4個直接存儲器存儲(DMA)控制單元，以及設備控制寄存器(DCR)等。它集成了32 KB指令和32 KB數據緩存，在550 MHz時鐘頻率下可提供高達1100 DMIPS的性能。在本設計中，PowerPCA40通過PLB總線與外設端口相連，其硬件架構如圖3所示。本文引用地址：http://m.ptau.cn/article/153698.htm
系統(tǒng)硬件平臺的搭建(包括PowerPC處理器功能配置、系統(tǒng)總線結構以及相應的地址映射)均在EDK集成開發(fā)環(huán)境XPS中完成。
設計中采用片內高速數據總線PLB連接各種控制IP核，PowerPC440通過PLB總線完成對內部IP核以及外設的訪問和控制功能。其中，外部PHY芯片通過與在FPGA內部例化EMAC核(Ethernet MAC)相連，掛載在PLB總線上，完成SGMII鏈路的建立；DDR II芯片通過IP核多端口存儲控制器(Multiport Memory Controller，MPMC)掛載在PLB總線上，實現外部存儲功能；串口通過串口控制器IP核(Xps_uartlite)與PLB總線相連，用于打印輸出調試狀態(tài)信息；8個撥碼開關DIP和LED燈分別通過GPIO口與PLB總線相連，實現簡單的控制與狀態(tài)顯示功能。
硬件結構如圖4所示。
本系統(tǒng)使用時鐘生成器IP核生成系統(tǒng)各模塊工作時所需時鐘。該IP核模塊的輸入時鐘為FPGA全局時鐘引腳輸入的100 MHz時鐘，經過相應的倍頻，生成400 MHz的PowerPC440工作時鐘，生成200 MHz的DDR Il工作時鐘以及125 MHz的Ethernet MAC工作時鐘。
在各模塊添加及連接結束后，需添加UCF約束文件，包括FPGA引腳約束和相應的時序約束等，并對XPS自動生成的微處理器硬件規(guī)范MHS文件進行相應的修改，對系統(tǒng)進行適當的優(yōu)化。生成的系統(tǒng)在綜合、布局、布線無誤后生成最終的．bit文件，準備下載到電路板上。
fpga相關文章:fpga是什么
評論