2．3 雙口RAM的仿真結果
圖4為該進程的仿真時序圖，由圖可見第一個時鐘的上升沿數(shù)據(jù)輸入端口data_in的值為4，這時寫選通端口write_address選通地址1，然后對應著地址1的存儲器模塊ram_block1的內(nèi)的值在此刻刷新為4，這說明寫進程正確。同時應注意到讀地址選通信號read_address的值被傳遞到讀地址寄存器read_address_reg中，read_address_reg中的值被刷新為1。當?shù)谝粋€時鐘的下降沿到來時，信號輸出端口data_out根據(jù)讀地址寄存器read_address_reg中的地址值1選通ram_block1，此時data_out的值刷新為4，這說明讀進程也正確。

3 DSP的軟件細分
采用大數(shù)可逆計數(shù)與小數(shù)細分計數(shù)的軟件細分技術。其中大數(shù)計數(shù)是對莫爾條紋整周期數(shù)進行可逆的加減計數(shù)，這部分功能有采集模塊中的FPGA來完成，小數(shù)計數(shù)是對莫爾條紋不到一個周期信號細分結果進行計數(shù)，其功能由DSP來完成。運算的結果為大數(shù)計數(shù)結果乘以光柵柵距與小數(shù)計數(shù)結果乘以細分當量之和，其中細分當量為光柵柵距除以細分倍數(shù)。該模塊的硬件原理圖如圖5所示。

通過DSP的地址選通線依次選通讀取FPGA中三個數(shù)據(jù)緩存區(qū)中的數(shù)據(jù)，緩存區(qū)分別存放兩路模擬信號的數(shù)字量與加減計數(shù)器的累加計數(shù)值，然后利用公式R=N*w+K*L求出任意一點諧振子的幅值并輸出。式中N為整周期的累加計數(shù)值，W為光柵柵距，K為細分計數(shù)，L=W／M，M為細分倍數(shù)。該細分模塊主要是完成對細分計數(shù)K值、和幅值R值的求取，并完成對幅值的數(shù)字量轉換并輸出。
其中細分方法也就是對K值的求取采用了八卦限幅值分割法，根據(jù)上述方法設計了細分倍數(shù)可變的細分算法，利用DSP C語言的專用庫函數(shù)實現(xiàn)了純計算的算法。細分算法流程如圖6所示。