抗SEU存儲器的設計的FPGA實現 作者： 時間：2010-11-21 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 本文引用地址：http://m.ptau.cn/article/151322.htm 5 結束語 本設計中的抗SEU存儲器的設計可通過ACTEL的ProAsic系列A3P400 FPGA實現，并可使用與其配套的Liber08.5 EDA工具進行代碼的編輯和原理圖的繪制，并進行功能仿真與電路的綜合。通過仿真可以看到，本設計可以達到預期的目的，它既可實現存儲器的抗SEU設計，又可以滿足對存儲器使用靈活性的要求，而且具有功能完善、適應性強、電路簡單等特點，非常適用于星載RAM的抗輻射電路設計。 上一頁 1 2 3 下一頁
加入技術交流群
評論