一種新型掃頻儀的設計
加入技術(shù)交流群
DDS激勵鎖相環(huán)方式電路簡單，但是DDS的雜散和相位噪聲在帶內(nèi)被惡化，其頻率分辨率也會由于PLL的倍頻作用下降到原來的1／N。PLL內(nèi)嵌DDS難點在于系統(tǒng)中的帶通濾波器很難實現(xiàn)，雜散抑制也難以獲得比較高的指標。設計要求實現(xiàn)100～1 000 MHz的全程掃頻信號源，而環(huán)外混頻方式只能在一個較窄的頻率范圍內(nèi)實現(xiàn)。綜合考慮成本及電路實現(xiàn)的難易程度，該方案選擇DDS激勵鎖相環(huán)的方式實現(xiàn)射頻掃頻信號源的設計。由于輸出的頻段較寬，將頻段搬到較高的頻段實現(xiàn)，降低相對帶寬，然后下混頻得到所需頻段。實現(xiàn)原理框圖，如圖4所示。本文引用地址：http://m.ptau.cn/article/150589.htm
3 掃頻信號源電路設計
設計使用晶體振蕩器，一路由鎖相環(huán)頻率合成器產(chǎn)生2180 MHz信號作為混頻射頻信號，可以選擇博威公司的固定鎖相頻率源MPS2180；另一路由主控芯片DSP控制DDS產(chǎn)生71．25～99．375 MHz的信號，經(jīng)過濾波之后由PLL電路鎖相至2 280～3 180 MHz。低通濾波器(LPF2)的作用是濾除混頻后產(chǎn)生的高頻分量，采用Mini_Circuits公司的低通濾波器LFCN-1400，通帶范圍DC～1 400 MHz，在1 000 MHz時的插入損耗為0．41dB。
AD9959是Analog Devices公司生產(chǎn)的一款高采樣頻率、高精度的DDS芯片，由4個直接數(shù)字頻率合成器內(nèi)核構(gòu)成，每個通道均可提供獨立的頻率、相位和幅度控制。最高采樣頻率500 MHz，最高輸出時鐘頻率250 MHz，頻率分辨率可達0．12 Hz，能夠滿足系統(tǒng)的設計要求。設系統(tǒng)時鐘為Fs，F(xiàn)TW為頻率控制字，則DDS輸出頻率與控制字的關(guān)系為
評論