結(jié)構(gòu)優(yōu)點(diǎn):

　　(i) 由于讀和寫(xiě)路徑是分開(kāi)的，沒(méi)有其它操作開(kāi)銷，操作頻率可以降低一半以上，這些都是很顯著的優(yōu)勢(shì)。

　　(ii)由于使用的是SDRAM控制器，不需要仲裁機(jī)制，F(xiàn)PGA內(nèi)部邏輯變得更簡(jiǎn)單。

　　(i) 信號(hào)開(kāi)關(guān)頻率降低一半以上，允許增加建立時(shí)間余量，相對(duì)于DDR2來(lái)說(shuō)沒(méi)有嚴(yán)格的輸出同步要求。

　　(iv) 設(shè)計(jì)里時(shí)鐘域的數(shù)量減少了，因此降低了相關(guān)時(shí)序切換和交叉時(shí)鐘域的問(wèn)題。

　　電氣優(yōu)點(diǎn):

　　(i)減少了信號(hào)切換頻率，從而減少了線路板上的開(kāi)關(guān)噪聲。

　　(ii) HD-FIFO 的IO邏輯可以是任何LVCMOS接口，相對(duì)于DDR2 SDRAM的SSTL2邏輯有更大的噪聲冗余。

　　節(jié)省成本:

　　在高端FPGA的解決方案中使用HD FIFO可以節(jié)省 FPGA資源，具體如下：

　　(i) SDRAM控制器，降低了所需的存儲(chǔ)器，I/O，和邏輯

　　(ii)視頻處理功能，這些功能可以采用多隊(duì)列特征在HD FIFO上實(shí)現(xiàn)，如:

　　a. 視頻信號(hào)的隔行/去隔行

　　b. PIP實(shí)施

　　c. 交叉信號(hào)處理

　　使用高密度FIFO可以節(jié)省邏輯元件，寄存器，內(nèi)存和I / O，可以幫助開(kāi)發(fā)人員把高端FPGA換為更小的FPGA，從而可以節(jié)省20 ~ 30%的成本。

　　Figure6.有無(wú)高密度FIFO系統(tǒng)框圖比較。

　　高密度FIFO基于SRAM技術(shù)，為客戶提供了高數(shù)據(jù)可靠性和低延遲性。簡(jiǎn)單易用的總線接口可以減少實(shí)施和調(diào)試工作。高密度FIFO密度可以達(dá)到144 Mb，速度可以到150 MHz，具備segment特色，還有很多增值功能，如多隊(duì)列和可選的存儲(chǔ)器架構(gòu)，可以幫助開(kāi)發(fā)人員設(shè)計(jì)更快、更有效率，從而使其適應(yīng)廣泛的應(yīng)用。它已經(jīng)是一個(gè)成熟的解決方案，可以加速推向市場(chǎng)的時(shí)間，同時(shí)減少相關(guān)設(shè)計(jì)工作。該器件還可提供很寬的擴(kuò)展選擇，可以適應(yīng)視頻廣播，軍事，醫(yī)學(xué)影像，基站(網(wǎng)絡(luò))設(shè)備，滿足很多應(yīng)用，如:

　　普通高清格式幀緩存 (720p ，1080i ，1080p): 存儲(chǔ)四個(gè)1080p分辨率的幀

　　HDTV/SDTV幀同步

　　交換或格式轉(zhuǎn)換器盒子

　　高端數(shù)碼攝像機(jī)

　　軍事雷達(dá)中高密度緩存

　　醫(yī)學(xué)成像

　　基站--3G，4G及網(wǎng)絡(luò)