根據(jù)數(shù)據(jù)通路的具體設(shè)計(jì)，其可能會(huì)做一系列復(fù)雜操作，如表1顯示。

　　表1：數(shù)據(jù)通路函數(shù)的實(shí)現(xiàn)舉例。

　　這個(gè)函數(shù)選擇模塊實(shí)際上可以是一個(gè)小容量的SRAM，預(yù)加載所需的函數(shù)選擇位，SRAM的地址線可以用來(lái)選擇運(yùn)行哪個(gè)操作。最后，多數(shù)據(jù)通路可以用進(jìn)位和移位信號(hào)鏈在一起，以便可以進(jìn)行多字節(jié)操作數(shù)。

　　由于數(shù)據(jù)通路只有少數(shù)特定功能函數(shù)，很容易優(yōu)化設(shè)計(jì)，因此其創(chuàng)建成本較低。然而，對(duì)于實(shí)現(xiàn)復(fù)雜的邏輯，數(shù)據(jù)通路遠(yuǎn)遠(yuǎn)沒(méi)有PLD那么靈活。那么，對(duì)于創(chuàng)建智能、靈活、低成本的數(shù)字外設(shè)來(lái)說(shuō)，哪一種方法是更好的呢?是PLD還是數(shù)據(jù)通路?答案是，將兩者相結(jié)合。下面是一個(gè)實(shí)例，來(lái)看看是如何實(shí)現(xiàn)的。

　　通用數(shù)字模塊

　　同時(shí)使用PLD和數(shù)據(jù)通路的系統(tǒng)實(shí)例是賽普拉斯半導(dǎo)體的PSoC3和PSoC5芯片。每個(gè)系統(tǒng)包含最高24個(gè)通用數(shù)字邏輯子系統(tǒng)，稱(chēng)為通用數(shù)字模塊(UDB)，其結(jié)構(gòu)如圖3所示。一個(gè)UDB包含兩個(gè)圖1所示的PLD，一個(gè)數(shù)據(jù)通路以及狀態(tài)機(jī)和控制寄存器。有兩個(gè)鏈路路徑，一個(gè)用于PLD，一個(gè)用于數(shù)據(jù)通路。由一個(gè)路由通道來(lái)連接各UDB子塊之間以及UDB之間的信號(hào)。PLD配置、數(shù)據(jù)通路和路由通過(guò)寫(xiě)入U(xiǎn)DB配置寄存器來(lái)實(shí)現(xiàn)。

　　UDB的PLD設(shè)計(jì)在圖1中進(jìn)行了描述。如圖4，UDB數(shù)據(jù)通路類(lèi)似于圖2所示的基本的數(shù)據(jù)通路，但是它更精密復(fù)雜，因?yàn)閾碛懈嗉拇嫫骱透嗟墓δ堋?p>　　

　　圖4：UDB數(shù)據(jù)通路框圖。

　　* 8位ALU可以實(shí)現(xiàn)所有的七個(gè)基本函數(shù)—遞增、遞減、加、減、與、或以及異或，并且它有單獨(dú)的位移和位掩碼模塊來(lái)進(jìn)行ALU結(jié)果后處理(8位ALU傳輸功能只需通過(guò)ALU傳送一個(gè)值到位移和位掩碼模塊)。位移模塊可以做左位移、右位移、半字節(jié)交換和傳輸。掩碼模塊可以和單獨(dú)的掩碼寄存器里的內(nèi)容逐位相與(圖中未顯示)。

　　* 操作可以使用兩個(gè)累加器(A0，A1)和兩個(gè)數(shù)據(jù)寄存器(D0，D1)來(lái)完成。兩個(gè)FIFO寄存器(F0、F1)可用來(lái)在數(shù)據(jù)通路和CPU之間傳輸數(shù)據(jù)。FIFO深度可達(dá)4字節(jié)。這一結(jié)構(gòu)可以使多任務(wù)處理變得簡(jiǎn)單;在不同的時(shí)間，獨(dú)立操作可以在寄存器子集完成。例如，A0、D0、F0可以用于一個(gè)任務(wù)，而A1、D1、F1則可用于不同的任務(wù)。

　　* 廣泛的狀態(tài)條件(例如：比較、零檢測(cè)、所有個(gè)體檢測(cè)、溢出檢測(cè))可以應(yīng)用到累加器，數(shù)據(jù)寄存器，以及路由到器件其它地方。